[0001] 本发明涉及一种程序上注系统，具体涉及一种卫星高光谱相机的程序上注系统及方法。

[0002] 卫星高光谱相机是具有宽谱段、高空间分辨率的干涉型星载相机，卫星高光谱相机的设计寿命为8年，通常包括8个组件单机，包括控制器组件、数据处理器、全色焦面组件、短波红外焦面组件、长波红外焦面组件、中波红外焦面组件、可见近红外焦面组件以及同步定标光谱仪。

[0003] 其中，程序上注系统是卫星高光谱相机控制器组件的重要组成部分，具有通过接收下位机控制板发送的总线指令数据或卫星SpaceWire总线接口输入的上注程序数据，输出全色相机、短波红外相机、长波红外相机、中波红外相机、可见光谱相机、同步定标光谱相机、调焦电路、数据处理器及黑灰体温度控制电路485总线通信数据等功能。

[0004] 然而，现有程序上注系统存在程序上注速度较低、容量较小、可靠性较低、稳定性较弱，难以满足实际需求，因此，亟需一种上注速度高、容量大、可靠性高、稳定性强的程序上注系统。

[0042] 为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明提出的一种卫星高光谱相机的程序上注系统及方法作进一步详细说明。根据下面具体实施方式，本发明的优点和特征将更清楚。

[0043] 程序上注板硬件电路组成

[0044] 如图1所示，本板由5部分功能电路组成，分别是FPGA模块、程序上注模块、SDRAM存储电路、程序刷新通信接口模块和内部通信总线接口模块。

[0045] FPGA模块的第一接口通过程序上注模块与外部的综合电子分系统连接，第二接口通过内部通信总线接口模块与下位机控制模块CPU连接，第三接口通过程序刷新通信接口模块与待程序上注的卫星高光谱相机连接，第四接口与SDRAM存储模块连接。

[0046] 1、FPGA模块

[0047] FPGA模块的主要功能包括：

[0048] 1)通过内部通信总线接口模块实现与下位机控制电路CPU的信息交换，接收来自下位机控制电路CPU的参数设置指令；

[0049] 2)根据下位机控制电路CPU所发送的参数设置指令，设置程序刷新通信接口模块的工作模式，同时将相应的工作状态信息发送给下位机控制电路CPU；

[0050] 3)在接收来自综合电子分系统发送的FPGA上注程序后，将其寄存在SDRAM存储模块中；

[0051] 4)接收完成FPGA上注程序后，回发给下位机控制电路CPU接收结束信号；

[0052] 5)按照下位机控制电路CPU的参数设置指令将SDRAM存储模块中的上注程序读出，并通过程序刷新通信接口模块发送给待程序上注的卫星高光谱相机。

[0053] FPGA模块选用对标美国XILINX公司(XQR4VSX55)由复旦微生产的JFM4VSX55RT‑CCGA1140，该型号器件已大量使用在航天产品中，有逻辑Slice资源24576个，RAM资源5.76Mb，IO管脚640个，其中64管脚bank 8个，48管脚bank 2个,16管脚bank 2个，FPGA供电：
V4系列FPGA电压主要有VCCINT(内核电压)1.2V，VCCAUX(辅助电压)2.5V，VCCO(IO电压)
2.5V、3.3V。

[0054] 内部通信及程序刷新控制板IO需求数量总共为236个(4803用121个，SDRAM用56个，通信及刷新MAX485用57个(刷新12*2个，通信9*3个，帧同步6*1个)，PROM用6个)。

[0055] FPGA芯片选用与复旦微电子公司生产的JFM4VSX55RT，程序存储PROM选两片用B17V16芯片。FPGA与配置PROM连接关系框图如图2所示。

[0056] 晶振电路

[0057] 晶振电路采用武汉海创公司的ZA715CB‑100MHz，质量等级符合CAST C要求,原理图如图3所示。

[0058] 程序存储器电路

[0059] 程序存储器PROM选用两片B17V16芯片，其结构如图4所示。

[0060] 2、程序上注模块设计

[0061] 程序上注模块包括SpaceWire总线控制器电路和两个SpaceWire总线接口。

[0062] SpaceWire总线控制器电路的第一接口与FPGA模块的第一接口连接，第二接口和第三接口分别通过两个SpaceWire接口芯片与SpaceWire总线接口的一端连接，两个SpaceWire总线接口的另一端分别与外部的综合电子分系统连接

[0063] SpaceWire总线是一种面向航天应用的高速、点对点、全双工的串行总线。接口器件选用抗辐照200Mbps SpaceWire总线系列产品，兼容SpaceWire总线协议ECSS‑E‑50‑12A/ECSS‑E‑ST‑50‑12C，具有高速、高可靠、低功耗的特点，为电子设备高速数据传输与交换提供了系统解决方案，满足电子系统对数据总线高速率、延迟可控、高可靠、可扩展的应用需求。

[0064] SpaceWire总线接口与综合电子分系统连接，用于各组件FPGA程序文件的传输，接口参数如下：

[0065] 信号形式：LVDS差分电压信号；

[0066] 接口：BM4803AMQRH、B54LVDS031LVRH、B54LVDS032LVRH；

[0067] 数据传输速率：100Mbps；

[0068] 信号方向：综合电子分系统‑‑‑‑>控制器；

[0069] 信号路数：主备份各1路。

[0070] BM4803AMQRH电路

[0071] 如图6所示，BM4803AMQRH是一款国产抗辐照200Mbps SpaceWire总线控制器电路，兼容SpaceWire标准ECSS‑E‑50‑12A/ECSS‑E‑ST‑50‑12C，提供八个全双工SpaceWire端口，传送速率为2Mbps～200Mbps。同时BM4803AMQRH还配有两个外部并行端口，与FPGA模块相连将接收到得数据进行保存。

[0072] 两个外部并行端口

[0073] 每个端口由9位宽的输入FIFO和输出FIFO构成。

[0074] 配置端口

[0075] 用于对路由器的内部寄存器进行读/写操作。

[0076] 通过SpaceWire端口和外部并行端口都可以访问。

[0077] 采用远程存储器访问协议(RMAP)。

[0078] 时间码接口

[0079] 可配置为主机/从机两种模式。

[0080] 支持路径地址、逻辑地址路由。

[0081] 工作电压

[0082] I/O电源电压：3.3V±0.33V；内核电源电压：1.8V±0.18V。

[0083] 上电要求

[0084] 为保证BM4803AMQRH电源必须严格按照正确顺序上电，具体要求是：

[0085] *数字I/O电源与模拟I/O电源(合称I/O电源)同时上电；

[0086] *数字内核电源与模拟内核电源(合称内核电源)同时上电；

[0087] *I/O电源先于内核电源上电或者I/O电源与内核电源同时上电。

[0088] 另一种是I/O电源和内核电源同时上电，要求上电过程中内核电源高于I/O电源的电压差(△V)不得超过0.5V，如图5所示。

[0089] 控制模块

[0090] 控制模块可由上述的FPGA模块实现，与BM4803AMQRH的外部并口9、外部并口10、时间码接口及状态端口相连，实现对BM4803AMQRH的控制与状态监控。BM4803AMQRH的状态端口管脚stat_mux_out(7:0)在复位初始化时为输入，用于配置BM4803AMQRH的内部控制寄存器功能位的初始值；在复位完成后，管脚stat_mux_out(7:0)作为输出，根据管脚stat_mux_addr(3:0)的值，输出BM4803AMQRH的工作状态。管脚stat_mux_out(7:0)需要通过电阻与电源/地相连，电阻的阻值推荐4.7KΩ，具体的上下拉情况如图7所示。

[0091] SpaceWire接口芯片

[0092] SpaceWire接口均为LVDS电平差分信号的输入与输出，而BM4803AMQRH芯片为差分信号输入输出，设计通信速率为100Mbps。接口选用B54LVDS032LVRH差分转单端，B54LVDS031LVRH单端转差分、作为SpaceWire总线信号接收与发送的驱动芯片。

[0093] SpaceWire连接器与线缆

[0094] 连接器采用微型9针D型连接器，包括8根信号线，1根地线，型号为MDSA209S000B，连接器规格满足ESCC 3401/071规范或国内兼容规范，如图8所示。

[0095] 3、供电电路设计

[0096] 如图9所示，FPGA模块共需要三次电源如下：+3.3V、+2.5V、+1.8V、+1.2V共四种电源类型。BM4803AMQRH芯片功耗≤1.5W，SDRAM芯片功耗≤1.5W，FPGA功耗≤3W。

[0097] ◆+1.2V：FPGA内核电压

[0098] ◆+1.8V：BM4803MQRH内核电压

[0099] ◆+2.5V：FPGA辅助电路电压；

[0100] ◆+3.3V：BM4803QRH IO电源电压SDRAM供电FPGA供电PROM供电

[0101] ◆+5.5V：485接口电路供电电压

[0102] 表1电源转换芯片主要参数指标

[0103]型号 RSS0508 RSW1101 RSW1201
厂家 升宇 升宇 升宇
最大输出电流 8A 5A 3A
封装 CFP20 CFP16 CFP16
TID(Krads(Si)) 100K 100K 100Krad(Si)
SEL(Mev.cm2/mg) 81.4 75 75
输入电压范围 3～6.3V 3～16V 3～16V
最小压差(满负荷)   45mV@400mA 70mV/400mA
输出电压范围 1.2～6.5V 1V8/2V5/3V3/5V0 1.2～(VI‑Vd)
过流保护 支持 支持 支持

[0104] 控制模块功耗见下表。

[0105] 表2内部通信及程序刷新控制板板电路功耗

[0106] 电源属性 电源电压(V) 功耗(W)二次电源 +5.5 14.4

[0107] 4、程序缓存电路设计

[0108] 程序缓存电路由FPGA模块及SDRAM存储模块组成，SDRAM选用珠海欧比特VDSD1G32xS70xx2V75,存储容量是1Gbit,存储组织是32M*32，供电电压是+3.3V，时钟频率133MHz，封装形式是SOP70，其电路设计如图10所示。

[0109] 5、程序刷新通信接口模块、内部通信总线接口模块

[0110] 1)程序刷新通信接口模块设计

[0111] 程序刷新通常共有7个单元电路，包括全色相机焦面程序刷新电路、可见光谱相机焦面刷新电路、短波红外相机焦面刷新电路、中波红外相机焦面刷新电路、长波红外相机焦面刷新电路、数据处理器刷新电路及调焦刷新电路。

[0112] 本板设计有全色相机焦面程序刷新电路及短波红外相机焦面刷新电路。全色相机焦面程序刷新电路原理如图11和图12如下，短波红外相机焦面刷新电路与其相同。

[0113] 2)内部通信总线接口模块

[0114] 内部通信总线接口模块为全色相机、短波红外相机提供工作参数及辅助数据设置等，使各相机按要求模式工作。

[0115] 内部总线通信数率为115200bps，接口芯片采用LC485RHA。

[0116] 3)秒脉冲信号输出接口电路设计

[0117] 秒脉冲信号输出接口采用一片485芯片组成单相信号传输，同时用于输出全色相机及短波红外相机秒脉冲信号，电路原理如图13所示。